ic設計中最高成本環節是什麼

① 什麼是IC設計

IC是英文integrated circuit的縮寫，就是集成電路的意思。IC設計就是從事集成電路設計。集成電路分模擬集成電路與數字集成電路。目前使用的一般都是數、模混合集成電路。

集成電路（integrated circuit）是一種微型電子器件或部件。採用一定的工藝，把一個電路中所需的晶體管、二極體、電阻、電容和電感等元件及布線互連一起，製作在一小塊或幾小塊半導體晶片或介質基片上，然後封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗和高可靠性方面邁進了一大步。它在電路中用字母「IC」表示。集成電路發明者為傑克·基爾比（基於硅的集成電路）和羅伯特·諾伊思（基於鍺的集成電路）。當今半導體工業大多數應用的是基於硅的集成電路。

集成電路具有體積小，重量輕，引出線和焊接點少，壽命長，可靠性高，性能好等優點，同時成本低，便於大規模生產。它不僅在工、民用電子設備如收錄機、電視機、計算機等方面得到廣泛的應用，同時在軍事、通訊、遙控等方面也得到廣泛的應用。用集成電路來裝配電子設備，其裝配密度比晶體管可提高幾十倍至幾千倍，設備的穩定工作時間也可大大提高。

② 新的研發項目有晶元設計費，該歸到研發費用中哪個科目是適合的

（1）研發支出是指企業進行研究與開發無形資產過程中發生的各項支出，屬於成本類會計科目。企業應設置「研發支出」科目，本科目核算企業進行研究與開發無形資產過程中發生的各項支出。
（2）本科目可按研究開發項目，分別「費用化支出」、「資本化支出」進行明細核算。
（3）本科目期末借方余額，反映企業正在進行無形資產研究開發項目滿足資本化條件的支出。

③ 什麼是ic，是什麼行業

集成電路

集成電路（integrated circuit）是一種微型電子器件或部件。採用一定的工藝，把一個電路中所需的晶體管、電阻、電容和電感等元件及布線互連一起，製作在一小塊或幾小塊半導體晶片或介質基片上，然後封裝在一個管殼內，成為具有所需電路功能的微型結構；其中所有元件在結構上已組成一個整體，使電子元件向著微小型化、低功耗、智能化和高可靠性方面邁進了一大步。

集成電路在電路中用字母「IC」表示。集成電路發明者為傑克·基爾比（基於鍺（Ge）的集成電路）和羅伯特·諾伊思（基於硅（Si）的集成電路）。當今半導體工業大多數應用的是基於硅的集成電路。

(3)ic設計中最高成本環節是什麼擴展閱讀：

集成電路按其功能、結構的不同，可以分為模擬集成電路、數字集成電路和數/模混合集成電路三大類。

模擬集成電路又稱線性電路,用來產生、放大和處理各種模擬信號（指幅度隨時間變化的信號。例如半導體收音機的音頻信號、錄放機的磁帶信號等），其輸入信號和輸出信號成比例關系。而數字集成電路用來產生、放大和處理各種數字信號（指在時間上和幅度上離散取值的信號。例如5G手機、數碼相機、電腦CPU、數字電視的邏輯控制和重放的音頻信號和視頻信號）。

④ 進口晶元漲價20%，晶元的誕生包括什麼環節

晶元的誕生包括IC設計、IC製造、IC封測等多個環節。

IC設計：就是工程師人員利用硬體描述語言設計文件，然後通過計算機完成電路邏輯的編譯、化簡、優化、布局、布線和模擬等工序，對目標晶元完成適配編譯和邏輯映射等。設計內容包括晶元的用途、規格、特性和製作工藝。

進口晶元之所以會漲價，主要是因為市場供需不平衡，需求量遠大於供應量，且近期進口成本增加，進口關稅和運輸費用有所上漲，綜合多方因素導致進口晶元的總體價格上漲。但我相信晶元的價格不會一直漲下去的，隨著科技的進步和我國工業製造水平不斷提高，晶元的製作工藝將不斷優化和突破，隨之晶元的價格也會降低。或許，未來還會製造出比晶元更優的替代品，到時晶元的價格也會降下來的。

⑤ IC設計公司最常用的是什麼軟體還有IC設計的流程究竟是什麼（回答盡量通俗一點）

1. 首先是使用 HDL 語言進行電路描述，寫出可綜合的代碼。然後用模擬工具作 前模擬，對理想狀況下的功能進行驗證。這一步可以使用 Vhdl 或 Verilog 作為 工作語言， EDA 工具方面就我所知可以用 Synopsys 的 VSS （for Vhdl） VCS 、 （for Verilog）Cadence 的工具也就是著名的 Verilog-XL 和 NC Verilog 2.前模擬通過以後，可以把代碼拿去綜合，把語言描述轉化成電路網表，並進行 邏輯和時序電路的優化。在這一步通過綜合器可以引入門延時，關鍵要看使用了 什麼工藝的庫這一步的輸出文件可以有多種格式，常用的有 EDIF 格式。綜合工 具 Synopsys 的 Design Compiler，Cadence 的 Ambit 3，綜合後的輸出文件，可以拿去做 layout，將電路 fit 到可編程的片子里或者 布到矽片上這要看你是做單元庫的還是全定製的。全定製的話，專門有版圖工程 師幫你畫版圖，Cadence 的工具是 layout editor 單元庫的話，下面一步就是自 動布局布線,auto place & route，簡稱 apr cadence 的工具是 Silicon Ensembler,Avanti 的是 Apollo layout 出來以後就要進行 extract,只知道用 Avanti 的 Star_rcxt,然後做後模擬，如果後模擬不通過的話，只能 iteration， 就是回過頭去改。 4,接下來就是做 DRC,ERC,LVS 了,如果沒有什麼問題的話，就 tape out GDSII 格式的文件， 送製版廠做掩膜板， 製作完畢上流水線流片， 然後就看是不是 work 了做 DRC,ERC,LVSAvanti 的是 Hercules,Venus,其它公司的你們補充好了 btw:後模擬之前的輸出文件忘記說了，應該是帶有完整的延時信息的設計文件 如：*.VHO,*.sdf RTL->SIM->DC->SIM-->PT-->DC---ASTRO--->PT----DRC,LVS--->TAPE OUT 1。PT 後一般也要做動態模擬，原因：非同步路徑 PT 是做不了的 2。綜合後加一個形式驗證，驗證綜合前後網表與 RTL 的一致性 3。布版完成後一般都會有 ECO，目的手工修改小的錯誤 SPEC->ARCHITECTURE->RTL->SIM->DC->SIM-->PT-->DC---ASTRO--->PT----DRC, LVS--->TAPE OUT SPEC：specification，在進行 IC 設計之前，首先需要對本 IC 的功能有一個基 本的定義。 ARCHITECTURE：IC 的系統架構，包括演算法的設計，演算法到電路的具體映射，電 路的具體實現方法，如匯流排結構、流水方式等。 在 IC 前端的設計中，ARCHITECTURE 才是精華，其他的大部分都是 EDA 工具的使 用，技術含量不高。 dv, design verification,驗證 和前端、後端並列。 DFT, design for test. 前後端合作，並與 tapeout 後測試合作。 ir-drop. 後端和驗證合作。 SI, 後端。 low-power design ,前後端合作. 數字 ic 設計流程 2 根據我的工作寫了一個數字 ic 的設計流程，肯定有很多不足甚至錯誤的地方，歡迎大家批評指正！ 數字 ic 設計流程； 1. 需求分析： 只有需求分析做好了才可能設計出一個好的產品。這個工作主要 是根據市場需求規劃整個 chip 所要實現的全部功能，這也是一個很痛苦的工作，因為市場要求設計 人員設計出功能越多越好並且單價越低越好的產品(mission impossible ^_^)。如果你做得是一個很有 前瞻性很有技術性的 chip，那就更要命了，在你做規劃的時候，你用的協議很可能只是一個草案， 到你的代碼模擬通過或者即將投片的時候，草案變成了一個國際標准，並且作了修改，修改的那部 分你很可能就沒有實現(痛苦啊)， 這個時候你怎麼辦？所以需求分析是很重要的， 不過國內的工程師 一般不重視這一步。 2. 系統設計： 就是考慮把需求怎麼實現的過程。這個階段涉及到的工作是時 鍾模塊的實現思想、各個具體模塊的劃分、模塊之間的介面和時序關系、管腳說明及封裝、寄存器 功能描述及編址等。Active HDL 這個工具可以很清楚的表達出模塊之間的層次和關系，推薦在系統 設計的時候使用。系統設計做的好對代碼編寫和模擬有很大幫助，可以很大程度上減輕後端的壓力。 3. 代碼編寫： code，大家最喜歡的階段也是大家認為比較沒有前途的階段。不過要想做出來的 chip 成本低，一個好的高質量的 code 也是很重要的。流行的編輯工具是 Ultraedit32，Active HDL 也很不 錯，沒有這些工具就用記事本吧，赫赫，工作站上一般就是用 vi 編輯器了。 4. 代碼模擬： 模擬用 的工具工作站上的有 VCS、nc_verilog 和 nc_sim 等，也有用 modelsim 的，不過比較少；pc 上一般 就是用 modelsim 了， Active HDL 也有比較多的人用， 我覺得 pc 上還是 modelsim 比較好， 但是 Active HDL 可以生成 test_bench 的框架，要是兩個工具都有，不防結合起來用。 5. fpga 測試： 這一步不 是必需的，但是 fpga 測試很容易找出代碼模擬很難發現的錯誤，比如非同步 fifo 的空滿判斷等，只是 fpga 驗證環境的構建比較困難。 fpga 階段經常用到下面的一些工具： 在 Synplicity 這是一個非常好的 綜合工具，綜合效率比較高、速度也比較快，同時也能檢查出代碼編寫中的一些錯誤，FPGA Express 也不錯。布線工具根據選用的不同公司的 fpga 而選用不同的工具，Xilinx 公司的產品用 ISE，Altera 公司的產品選用 QuartusII 或者 MaxplusII。 以上就是數字 ic 設計的所謂的前端工作，下面是後端流 程，後端流程的工作和投片廠家有關，設計人員的工作量在不同廠家之間相差還是比較大的 6. 綜 合： 綜合是指將 rtl 電路轉換成特定目標 （用約束來描述） 的門級電路， 分為 Translation、 Optimization 和 Mappin，設計者需要編寫約束文件，主要為了達到時序，面積，功耗等的要求，涉及到的綜合工 具如 synopsys 的 design compiler,cadence 的 ambit buildgates(包含在 se_pks or spc 中)。毫無疑問， synopsys 的 DC 是大家常用的，最新的版本是 2003.06 版。還有一個工具是 magma，主要是面向 0.18 及以下工藝，發展比較快。 7. 門級驗證： 這一步是為了保證布局布線的正確性。 門級驗證包括 了門單元的延時信息，因而需要廠家工藝庫的支持。 一開始要用到 formality 進行功能上的形式驗 證。 通過 formality 檢查後，要進行動態模擬和靜態時序分析(STA)。STA 的工具常見的工具 是 synopsys 公司的 primetime，這種工具只用來分析門級的時序，速度較快，對提高電路的分析速度很 有幫助，可以在很短的時間找出 timing violation，縮短驗證所用的時間，並且分析的覆蓋面比較廣， 不需要 testbench。動態模擬和代碼模擬一樣，模擬用的工具有 VCS、nc_verilog 和 nc_sim 等，觀察 輸出是否達到功能與時序的要求，這種驗證方法需要 testbench，對硬體要求高，速度慢，但是是一 種比較可靠的方法 8 布局布線 CADENCE 的 SPC、MONTEREY 的 ICWIZARD 都是很好的工具， 易於使用。 廠家根據工藝會加入線延時信息返回給設計者。 9 後模擬 使用的工具和門級驗證一樣。 有些廠家為了盡可能縮短後端時間，可以幫你做 formality 檢查，但是需要設計者提供源代碼，設計 者一般都會拒絕。 好了，剩下的事情就讓廠家去做吧。 歡迎大家批評指正！ 我對 IC 設計流程的一些理解（模擬 IC 部分）對於模擬 Asic 而言，在進行設計時是不能使用 verilog 或者其他的語言對行為進行描述，目前已知的可 以對模擬電路進行描述的語言大部分都是針對比較底層的針對管級網表的語言， 比如在軟體 hspice 和 hsim 所使用的面向管級網表連接關系的語言——spice。因此如果使用語言對電路進行描述的話，在遇到比較大 型的電路時使用門級或者管級網表就比較麻煩。所以，一般在進行模擬電路設計的時候可以使用圖形化的 方法來對模擬電路進行設計。比較常用的工具有 Cadence 公司的 Virtuso、Laker、Epd（workview） ，其中 Cadence 自帶有模擬器 spectra 可以實現從電路圖輸入到電路原理圖模擬，以及根據電路圖得到版圖並且 可以利用 cadence 的其他工具插件實現完整的版圖驗證，從而完成整個模擬電路晶元的設計流程。但是對 於 Laker 和 Epd 而言，這些軟體所能完成的工作只是利用 foundry 模擬庫中基本單元構建模擬電路圖，所 得到的只是模擬電路的網表，而不能對該模擬電路進行模擬，因此一般在使用 laker 或者 EPD 的時候都需 要將得到的模擬電路轉化為網表的形式，利用第三方的模擬軟體進行模擬，比如使用 hsim、hspice 或者 pspice 對得到的網表進行模擬。然後再使用第三方的版圖軟體進行版圖設計和 DRC、ERC、LVS 檢查，所 以從設計的方便性上講使用 Cadence 的全系列設計軟體進行模擬電路設計是最為方便的。 在得到模擬電路的版圖後就可以根據版圖提取寄生參數了，寄生參數的提取方法和前面所講的數字電路的 版圖參數提取是完全相同的，利用提取得到的寄生參數就可以得到互聯線所對應的延遲並且將該延遲或者 是 RC 參數反標回模擬電路圖中去，從而得到更符合實際版圖情況的電路圖。對該電路圖模擬就可以完成 後模擬，得到更符合實際晶元工作情況的信號波形。 因此， 在模擬電路設計中版圖設計是非常重要的， 一個有經驗的版圖設計師可以很好將各種模擬效應通 過版圖來避免，從而在相同設計的情況下得到性能更好的晶元設計。另外，一個准確的模擬單元庫對於得 到更貼近實際流片測試結果的模擬波形也具有很大幫助的。 可惜目前國內的 foundry 做的庫都不是很理想， 做的比較好的就只有 TSMC、UMC 這種大廠。

⑥ 委外晶元的成本記入那裡

摘要 硬體成本比較好明確，但設計成本就比較復雜了。這當中既包括工程師的工資、EDA等開發工具的費用、設備費用、場地費用等等。。.。。.另外，還有一大塊是IP費用——如果是自主CPU到還好（某自主微結構可以做的不含第三方IP），如果是ARM陣營IC設計公司，需要大量外購IP，這些IP價格昂貴，因此不太好將國內外各家IC設計公司在設計上的成本具體統一量化。

⑦ IC是什麼要怎麼樣才能更快的了解這方面的知識呢

IC就是半導體元件產品的統稱，包括： 1.集成電路(integratedcircuit，縮寫：IC) 2.二，三極體。 3.特殊電子元件。 再廣義些講還涉及所有的電子元件，象電阻，電容，電路版/PCB版，等許多相關產品。 一、世界集成電路產業結構的變化及其發展歷程 自1958年美國德克薩斯儀器公司(TI)發明集成電路（IC）後，隨著硅平面技術的發展，二十世紀六十年代先後發明了雙極型和MOS型兩種重要的集成電路，它標志著由電子管和晶體管製造電子整機的時代發生了量和質的飛躍，創造了一個前所未有的具有極強滲透力和旺盛生命力的新興產業集成電路產業。 回顧集成電路的發展歷程，我們可以看到，自發明集成電路至今40多年以來，"從電路集成到系統集成"這句話是對IC產品從小規模集成電路（SSI）到今天特大規模集成電路（ULSI）發展過程的最好總結，即整個集成電路產品的發展經歷了從傳統的板上系統（System-on-board）到片上系統（System-on-a-chip）的過程。在這歷史過程中，世界IC產業為適應技術的發展和市場的需求，其產業結構經歷了三次變革。 第一次變革：以加工製造為主導的IC產業發展的初級階段。 70年代，集成電路的主流產品是微處理器、存儲器以及標准通用邏輯電路。這一時期IC製造商（IDM）在IC市場中充當主要角色，IC設計只作為附屬部門而存在。這時的IC設計和半導體工藝密切相關。IC設計主要以人工為主，CAD系統僅作為數據處理和圖形編程之用。IC產業僅處在以生產為導向的初級階段。 第二次變革：Foundry公司與IC設計公司的崛起。 80年代，集成電路的主流產品為微處理器（MPU）、微控制器（MCU）及專用IC（ASIC）。這時，無生產線的IC設計公司（Fabless）與標准工藝加工線（Foundry）相結合的方式開始成為集成電路產業發展的新模式。 隨著微處理器和PC機的廣泛應用和普及（特別是在通信、工業控制、消費電子等領域），IC產業已開始進入以客戶為導向的階段。一方面標准化功能的IC已難以滿足整機客戶對系統成本、可靠性等要求，同時整機客戶則要求不斷增加IC的集成度，提高保密性，減小晶元面積使系統的體積縮小，降低成本，提高產品的性能價格比，從而增強產品的競爭力，得到更多的市場份額和更豐厚的利潤；另一方面，由於IC微細加工技術的進步，軟體的硬體化已成為可能，為了改善系統的速度和簡化程序，故各種硬體結構的ASIC如門陣列、可編程邏輯器件（包括FPGA）、標准單元、全定製電路等應運而生，其比例在整個IC銷售額中1982年已佔12％；其三是隨著EDA工具（電子設計自動化工具）的發展，PCB設計方法引入IC設計之中，如庫的概念、工藝模擬參數及其模擬概念等，設計開始進入抽象化階段，使設計過程可以獨立於生產工藝而存在。有遠見的整機廠商和創業者包括風險投資基金（VC）看到ASIC的市場和發展前景，紛紛開始成立專業設計公司和IC設計部門，一種無生產線的集成電路設計公司（Fabless）或設計部門紛紛建立起來並得到迅速的發展。同時也帶動了標准工藝加工線（Foundry）的崛起。全球第一個Foundry工廠是1987年成立的台灣積體電路公司，它的創始人張忠謀也被譽為「晶晶元加工之父」。 第三次變革：「四業分離」的IC產業 90年代，隨著INTERNET的興起，IC產業跨入以競爭為導向的高級階段，國際競爭由原來的資源競爭、價格競爭轉向人才知識競爭、密集資本競爭。以DRAM為中心來擴大設備投資的競爭方式已成為過去。如1990年，美國以Intel為代表，為抗爭日本躍居世界半導體榜首之威脅，主動放棄DRAM市場，大搞CPU，對半導體工業作了重大結構調整，又重新奪回了世界半導體霸主地位。這使人們認識到，越來越龐大的集成電路產業體系並不有利於整個IC產業發展，"分"才能精，"整合"才成優勢。於是，IC產業結構向高度專業化轉化成為一種趨勢，開始形成了設計業、製造業、封裝業、測試業獨立成行的局面（如下圖所示），近年來，全球IC產業的發展越來越顯示出這種結構的優勢。如台灣IC業正是由於以中小企業為主，比較好地形成了高度分工的產業結構，故自1996年，受亞洲經濟危機的波及，全球半導體產業出現生產過剩、效益下滑，而IC設計業卻獲得持續的增長。 特別是96、97、98年持續三年的DRAM的跌價、MPU的下滑，世界半導體工業的增長速度已遠達不到從前17％的增長值，若再依靠高投入提升技術，追求大尺寸矽片、追求微細加工，從大生產中來降低成本，推動其增長，將難以為繼。而IC設計企業更接近市場和了解市場，通過創新開發出高附加值的產品，直接推動著電子系統的更新換代；同時，在創新中獲取利潤，在快速、協調發展的基礎上積累資本，帶動半導體設備的更新和新的投入；IC設計業作為集成電路產業的"龍頭"，為整個集成電路產業的增長注入了新的動力和活力。 二、IC的分類 IC按功能可分為：數字IC、模擬IC、微波IC及其他IC，其中，數字IC是近年來應用最廣、發展最快的IC品種。數字IC就是傳遞、加工、處理數字信號的IC，可分為通用數字IC和專用數字IC。 通用IC：是指那些用戶多、使用領域廣泛、標准型的電路，如存儲器（DRAM）、微處理器（MPU）及微控制器（MCU）等，反映了數字IC的現狀和水平。 專用IC（ASIC）：是指為特定的用戶、某種專門或特別的用途而設計的電路。 目前，集成電路產品有以下幾種設計、生產、銷售模式。 1．IC製造商（IDM）自行設計，由自己的生產線加工、封裝，測試後的成品晶元自行銷售。 2．IC設計公司（Fabless）與標准工藝加工線（Foundry）相結合的方式。設計公司將所設計晶元最終的物理版圖交給Foundry加工製造，同樣，封裝測試也委託專業廠家完成，最後的成品晶元作為IC設計公司的產品而自行銷售。打個比方，Fabless相當於作者和出版商，而Foundry相當於印刷廠，起到產業"龍頭"作用的應該是前者。

⑧ 什麼是IC

廣義的講,IC就是半導體元件產品的統稱,包括:
1.集成電路(integratedcircuit,縮寫:IC)
2.二,三極體.
3.特殊電子元件.

再廣義些講還涉及所有的電子元件,象電阻,電容,電路版/PCB版,等許多相關產品.

一、世界集成電路產業結構的變化及其發展歷程
自1958年美國德克薩斯儀器公司(TI)發明集成電路（IC）後，隨著硅平面技術的發展，二十世紀六十年代先後發明了雙極型和MOS型兩種重要的集成電路，它標志著由電子管和晶體管製造電子整機的時代發生了量和質的飛躍，創造了一個前所未有的具有極強滲透力和旺盛生命力的新興產業集成電路產業。

回顧集成電路的發展歷程，我們可以看到，自發明集成電路至今40多年以來，"從電路集成到系統集成"這句話是對IC產品從小規模集成電路（SSI）到今天特大規模集成電路（ULSI）發展過程的最好總結，即整個集成電路產品的發展經歷了從傳統的板上系統（System-on-board）到片上系統（System-on-a-chip）的過程。在這歷史過程中，世界IC產業為適應技術的發展和市場的需求，其產業結構經歷了三次變革。

第一次變革：以加工製造為主導的IC產業發展的初級階段。
70年代，集成電路的主流產品是微處理器、存儲器以及標准通用邏輯電路。這一時期IC製造商（IDM）在IC市場中充當主要角色，IC設計只作為附屬部門而存在。這時的IC設計和半導體工藝密切相關。IC設計主要以人工為主，CAD系統僅作為數據處理和圖形編程之用。IC產業僅處在以生產為導向的初級階段。

第二次變革：Foundry公司與IC設計公司的崛起。
80年代，集成電路的主流產品為微處理器（MPU）、微控制器（MCU）及專用IC（ASIC）。這時，無生產線的IC設計公司（Fabless）與標准工藝加工線（Foundry）相結合的方式開始成為集成電路產業發展的新模式。

隨著微處理器和PC機的廣泛應用和普及（特別是在通信、工業控制、消費電子等領域），IC產業已開始進入以客戶為導向的階段。一方面標准化功能的IC已難以滿足整機客戶對系統成本、可靠性等要求，同時整機客戶則要求不斷增加IC的集成度，提高保密性，減小晶元面積使系統的體積縮小，降低成本，提高產品的性能價格比，從而增強產品的競爭力，得到更多的市場份額和更豐厚的利潤；另一方面，由於IC微細加工技術的進步，軟體的硬體化已成為可能，為了改善系統的速度和簡化程序，故各種硬體結構的ASIC如門陣列、可編程邏輯器件（包括FPGA）、標准單元、全定製電路等應運而生，其比例在整個IC銷售額中1982年已佔12％；其三是隨著EDA工具（電子設計自動化工具）的發展，PCB設計方法引入IC設計之中，如庫的概念、工藝模擬參數及其模擬概念等，設計開始進入抽象化階段，使設計過程可以獨立於生產工藝而存在。有遠見的整機廠商和創業者包括風險投資基金（VC）看到ASIC的市場和發展前景，紛紛開始成立專業設計公司和IC設計部門，一種無生產線的集成電路設計公司（Fabless）或設計部門紛紛建立起來並得到迅速的發展。同時也帶動了標准工藝加工線（Foundry）的崛起。全球第一個Foundry工廠是1987年成立的台灣積體電路公司，它的創始人張忠謀也被譽為"晶晶元加工之父"。

第三次變革："四業分離"的IC產業
90年代，隨著INTERNET的興起，IC產業跨入以競爭為導向的高級階段，國際競爭由原來的資源競爭、價格競爭轉向人才知識競爭、密集資本競爭。以DRAM為中心來擴大設備投資的競爭方式已成為過去。如1990年，美國以Intel為代表，為抗爭日本躍居世界半導體榜首之威脅，主動放棄DRAM市場，大搞CPU，對半導體工業作了重大結構調整，又重新奪回了世界半導體霸主地位。這使人們認識到，越來越龐大的集成電路產業體系並不有利於整個IC產業發展，"分"才能精，"整合"才成優勢。於是，IC產業結構向高度專業化轉化成為一種趨勢，開始形成了設計業、製造業、封裝業、測試業獨立成行的局面（如下圖所示），近年來，全球IC產業的發展越來越顯示出這種結構的優勢。如台灣IC業正是由於以中小企業為主，比較好地形成了高度分工的產業結構，故自1996年，受亞洲經濟危機的波及，全球半導體產業出現生產過剩、效益下滑，而IC設計業卻獲得持續的增長。
特別是96、97、98年持續三年的DRAM的跌價、MPU的下滑，世界半導體工業的增長速度已遠達不到從前17％的增長值，若再依靠高投入提升技術，追求大尺寸矽片、追求微細加工，從大生產中來降低成本，推動其增長，將難以為繼。而IC設計企業更接近市場和了解市場，通過創新開發出高附加值的產品，直接推動著電子系統的更新換代；同時，在創新中獲取利潤，在快速、協調發展的基礎上積累資本，帶動半導體設備的更新和新的投入；IC設計業作為集成電路產業的"龍頭"，為整個集成電路產業的增長注入了新的動力和活力。
二、IC的分類
IC按功能可分為：數字IC、模擬IC、微波IC及其他IC，其中，數字IC是近年來應用最廣、發展最快的IC品種。數字IC就是傳遞、加工、處理數字信號的IC，可分為通用數字IC和專用數字IC。

通用IC：是指那些用戶多、使用領域廣泛、標准型的電路，如存儲器（DRAM）、微處理器（MPU）及微控制器（MCU）等，反映了數字IC的現狀和水平。

專用IC（ASIC）：是指為特定的用戶、某種專門或特別的用途而設計的電路。
目前，集成電路產品有以下幾種設計、生產、銷售模式。
1．IC製造商（IDM）自行設計，由自己的生產線加工、封裝，測試後的成品晶元自行銷售。
2．IC設計公司（Fabless）與標准工藝加工線（Foundry）相結合的方式。設計公司將所設計晶元最終的物理版圖交給Foundry加工製造，同樣，封裝測試也委託專業廠家完成，最後的成品晶元作為IC設計公司的產品而自行銷售。打個比方，Fabless相當於作者和出版商，而Foundry相當於印刷廠，起到產業"龍頭"作用的應該是前者。

⑨ 晶元成本有哪些構成.作為集成電路設計工程師，如何降低晶元的成本

1、集成電路後端設計前景很好，前端和後端不分好壞，各有優勢。後端設計包括版圖設計和驗證。2、版圖設

⑩ idm六個層次

摘要 IDM商業模式是國際整合元件製造商模式。IDM廠商的經營范圍涵蓋了IC設計、IC製造、封裝測試等各個環節，甚至也會延伸到 下游電子終端。採用這一模式的一般有美國、日本和歐洲半導體產業。比較典型的廠商有Intel、三星、TI（德州儀器）、東芝、ST（意法半導體）等。