⑴ FPGA(PLD)鐨勯棶棰
浣犲笷PGA鐨勭悊瑙ｇ畻鏄瀵圭殑鍚э紝鍥犱負浠諱綍鏁板瓧鐢佃礬閮芥槸鍙浠ョ敱鍩烘湰鐨勯棬鐢佃礬瀹炵幇鐨勩傜敤紜浠舵弿榪拌璦Verilog鎴栬匳HDL緙栧啓鐨勪唬鐮侊紝閫氳繃緇煎悎宸ュ叿緇煎悎鎴愮綉琛ㄦ枃浠訛紝鎴戣夊緱緗戣〃鏂囦歡琛ㄨ堪鐨勫氨鏄鑺鐗囧唴閮ㄨ祫婧愯繛鎺ユ柟寮忋傜綉琛ㄦ枃浠剁粨鍚堣姱鐗囩殑紜浠剁幆澧冭繘琛屾爣鍑嗗崟鍏冭皟鐢ㄣ佸竷灞銆佸竷綰垮拰婊¤凍綰︽潫鏉′歡鐨勭粨鏋勪紭鍖栭厤緗錛屽啀閫氳繃闂ㄧ駭浠跨湡灝卞彲浠ョ‖浠舵祴璇曚簡
鍗曠墖鏈哄拰FPGA鏈夊悇鑷鐨勪紭鍔匡紝鍗曠墖鏈洪暱浜庢帶鍒訛紝FPGA鐨勮繍綆楅熷害寰堝揩銆
鍗曠墖鏈烘槸鍩虹鐨勪笢瑗匡紝鐔熺粌鎺屾彙鍗曠墖鏈虹殑杞浠惰捐″拰甯歌佸栧洿鐢佃礬鐨勮捐″瑰︿範ARM銆丏SP鏈夊緢澶у府鍔╋紱FPGA鍛錛屼粠鍘熺悊涓婂拰鍗曠墖鏈烘槸涓嶄竴鏍風殑錛屼綘搴旇ヤ篃鏈夋墍浜嗚В銆傚崟鐗囨満鍐呴儴鐨勮祫婧愶紝姣斿傦紝瀹氭椂鍣ㄣ佽℃暟鍣ㄣ備粬浠鍑哄満鍚庡氨鍥哄畾浜嗭紝涓嶇′綘鐢ㄦ病鐢ㄥ埌榪欎簺璧勬簮錛屽畠浠閮芥槸瀛樺湪鐨勶紱FPGA鍐呴儴璧勬簮閮芥槸涓浜涘熀鏈閫昏緫鍏冪礌錛屾瘮濡傦紝鐢ㄥ埌閿佺浉鐜錛屽彲浠ョ敤HDL璇璦璁捐℃暟瀛楅攣鐩哥幆錛屼篃鍙浠ュ埄鐢↖P鏍搞
鍗曠墖鏈哄簲鐢ㄥ緢騫挎硾浜嗭紝灝變笉澶氳翠簡錛屽彲浠ヨ存槸蹇呭︾殑錛汧PGA涔堬紝涓浜鴻夊緱鍙戝睍娼滃姏寰堝ぇ錛屾瘮濡傚姩鎬侀噸閰嶇疆榪欎釜鐮旂┒鏂瑰悜錛岄拡瀵逛笉鍚屾椂闂存甸渶瑕佹墽琛岀殑浠誨姟錛坋g.瑙嗛戝勭悊銆佹枃瀛楀勭悊錛夛紝鍙浠ユ湁閽堝規у湴璁捐＄浉搴旂殑鐢佃礬鑺傜渷榪愮畻鏃墮棿錛屽線楂樼駭浜嗚村氨鏄疉I銆侳PGA涓昏佺敤浜庨珮閫熸暟鎹榪愮畻錛屾瘮濡傞珮閫熸暟鎹閲囬泦銆佺畻娉曞疄鐜幫紝ASIC鐨勮緟鍔╄捐°侳PGA鐨勬垚鏈鐩稿硅緝楂橈紝鎵浠ュ簲鐢ㄩ潰搴旇ョ浉瀵瑰皯涓浜涖