⑴ FPGA(PLD)镄勯梾棰
浣犲笷PGA镄勭悊瑙ｇ畻鏄瀵圭殑钖э纴锲犱负浠讳綍鏁板瓧鐢佃矾閮芥槸鍙浠ョ敱锘烘湰镄勯棬鐢佃矾瀹炵幇镄勚傜敤纭浠舵弿杩拌瑷Verilog鎴栬匳HDL缂栧啓镄勪唬镰侊纴阃氲繃缁煎悎宸ュ叿缁煎悎鎴愮绣琛ㄦ枃浠讹纴鎴戣夊缑缃戣〃鏂囦欢琛ㄨ堪镄勫氨鏄鑺鐗囧唴閮ㄨ祫婧愯繛鎺ユ柟寮忋傜绣琛ㄦ枃浠剁粨钖堣姱鐗囩殑纭浠剁幆澧冭繘琛屾爣鍑嗗崟鍏冭皟鐢ㄣ佸竷灞銆佸竷绾垮拰婊¤冻绾︽潫𨱒′欢镄勭粨鏋勪紭鍖栭厤缃锛屽啀阃氲繃闂ㄧ骇浠跨湡灏卞彲浠ョ‖浠舵祴璇曚简
鍗旷墖链哄拰FPGA链夊悇镊镄勪紭锷匡纴鍗旷墖链洪暱浜庢带鍒讹纴FPGA镄勮繍绠楅熷害寰埚揩銆
鍗旷墖链烘槸锘虹镄勪笢瑗匡纴镡熺粌鎺屾彙鍗旷墖链虹殑杞浠惰捐″拰甯歌佸栧洿鐢佃矾镄勮捐″瑰︿範ARM銆丏SP链夊緢澶у府锷╋绂FPGA锻锛屼粠铡熺悊涓婂拰鍗旷墖链烘槸涓崭竴镙风殑锛屼綘搴旇ヤ篃链夋墍浜呜В銆傚崟鐗囨満鍐呴儴镄勮祫婧愶纴姣斿傦纴瀹氭椂鍣ㄣ佽℃暟鍣ㄣ备粬浠鍑哄満钖庡氨锲哄畾浜嗭纴涓岖′綘鐢ㄦ病鐢ㄥ埌杩欎簺璧勬簮锛屽畠浠閮芥槸瀛桦湪镄勶绂FPGA鍐呴儴璧勬簮閮芥槸涓浜涘熀链阃昏緫鍏幂礌锛屾瘆濡傦纴鐢ㄥ埌阌佺浉鐜锛屽彲浠ョ敤HDL璇瑷璁捐℃暟瀛楅挛鐩哥幆锛屼篃鍙浠ュ埄鐢↖P镙搞
鍗旷墖链哄簲鐢ㄥ緢骞挎硾浜嗭纴灏变笉澶氲翠简锛屽彲浠ヨ存槸蹇呭︾殑锛汧PGA涔堬纴涓浜鸿夊缑鍙戝𪾢娼滃姏寰埚ぇ锛屾瘆濡傚姩镐侀吨閰岖疆杩欎釜镰旂┒鏂瑰悜锛岄拡瀵逛笉钖屾椂闂存甸渶瑕佹墽琛岀殑浠诲姟锛坋g.瑙嗛戝勭悊銆佹枃瀛楀勭悊锛夛纴鍙浠ユ湁阍埚规у湴璁捐＄浉搴旂殑鐢佃矾鑺傜渷杩愮畻镞堕棿锛屽线楂樼骇浜呜村氨鏄疉I銆侳PGA涓昏佺敤浜庨珮阃熸暟鎹杩愮畻锛屾瘆濡傞珮阃熸暟鎹閲囬泦銆佺畻娉曞疄鐜帮纴ASIC镄勮緟锷╄捐°侳PGA镄勬垚链鐩稿硅缉楂桡纴镓浠ュ簲鐢ㄩ溃搴旇ョ浉瀵瑰皯涓浜涖